generate → for → always の順に入れ子にしなければならないらしい。 正しいコー […] Verilog プログラミング [verilog] generate (genvar) と for と always の順序に関する制約
![[verilog] generate (genvar) と for と always の順序に関する制約](https://yuinore.net/wp-content/themes/customizr/assets/front/img/thumb-standard-empty.png)